1.3.1. Триггеры

Основу последовательностных цифровых структур составляют триггеры различных типов, которые могут использоваться самостоятельно или в составе счетчиков, регистров и т. д.

Триггеры ТТЛ-микросхем различаются по своим возможностям. Так называемые JK- и D-триггеры ТМ2 могут работать в счетном режиме, то есть менять свое состояние на противоположное на каждый импульс, приходящий на счетный вход триггера. Триггеры других микросхем могут работать только в режиме хранения информации, записываемой в них в момент подачи тактовых импульсов. На рис. 16 приведены графические обозначения описываемых далее триггеров.

ТриггерК155ТВ1 имеет девять входов: R - установки в 0, S - установки в 1, С - тактовых импульсов, J и К - управляющие (по три входа, объединенных по схеме И), а также прямой и инверсный (обозначен кружком) выходы. При подаче лог. 0 на вход R триггер

устанавливается в нулевое состояние, при котором на прямом выходе лог. 0, на инверсном - лог. 1. При подаче лог. 0 на вход S триггер устанавливается в единичное состояние. При подаче лог. 0 одновременно на оба входа (R и S) триггера на обоих выходах появляется лог. 1. Состояние триггера после снятия лог. 0 со входов R и S определяется тем, с какого из входов лог. 0 снят последним. Аналогично управляются по входам R и S все описываемые далее триггеры ТТЛ.

Сложнее происходит работа триггера при подаче сигналов на входы С, J и К. Наиболее простой режим - при лог. 1 на входах J и К. В этом случае JK-триггер работает, как обычный триггер со счетным входом: по спаду каждого положительного импульса на тактовом входе С состояние триггера меняется на противоположное. Если хотя бы на одном входе J и на одном входе К одновременно лог. 0, состояние триггера при подаче импульсов по тактовому входу С не меняется.

Если на всех входах J лог. 1, хотя бы на одном входе К - лог. 0, по спаду положительного импульса на входе С триггер устанавливается в единичное состояние независимо от своего предыдущего. Если хотя бы на одном входе J лог. 0, на всех входах К - 1, по спаду импульса на входе С триггер устанавливается в нулевое состояние.

Изменение сигналов на J- и К-входах при лог. 0 на входе С не влияет на состояние JK-триггера. Если же на входе С лог. 1, изменение сигналов на J- и К-входах само по себе не влияет на состояние выходов, но запоминается. Если триггер находится в нулевом состоянии и во время действия положительного тактового импульса на всех входах J была кратковременно лог. 1, по спаду импульса положительной полярности триггер перейдет в единичное состояние независимо от состояния входов J и К на момент спада. Аналогично, если триггер находится в единичном состоянии и во время действия тактового импульса на всех входах К была кратковременно лог. 1, по спаду тактового импульса триггер перейдет в нулевое состояние независимо от состояния входов J и К.

Предельная частота работы триггера К155ТВ1 10 МГц.

МикросхемаТВ6 (рис. 16) - сдвоенный JK-триггер. Каждый триггер имеет вход для подачи тактовых импульсов С, входы для подачи информации J и К, вход сброса R. Приоритетом пользуется вход R -при подаче на него лог. 0 триггер устанавливается в нулевое состояние, при котором на прямом выходе триггера - лог. 0, на инверсном -лог. 1. При лог. 1 на входе R возможна запись информации со входов J и К. Переключение триггера происходит по спаду импульсов положительной полярности на входе С. Если перед спадом сигнала на входе С на входе J лог. 1, на входе К лог. 0, триггер установится в единичное состояние, если на входе J лог. 0, на входе К лог. 1 - в нулевое. Если на входах J и К лог. 0, переключение по спаду импульса на входе С не произойдет; если на обоих входах лог. 1, триггер по спаду на входе С переключится в противоположное состояние. Для переключения триггера важна информация на входах J и К непосредственно перед переходом на входе С уровня лог. 1 в лог. 0, поэтому информация на входах J и К может меняться как при лог. 0, так и при лог. 1 на входе С. Предельная частота работы триггеров микросхем К555ТВ6 и КР1533ТВ6 - 30 МГц.

МикросхемаТВ9 (рис. 16) - также два JK-триггера, имеющих дополнительно ко входам триггеров К555ТВ6 еще входы установки в единичное состояние S при подаче лог. 0 на вход S. В остальном логика работы этих триггеров аналогична логике работы триггера ТВ6.

Предельная частота работы триггеров микросхем К555ТВ9 и КР1533ТВ9 - 30 МГц.

Микросхема ТВ10 (рис. 16) - два JK-триггера, функционирующих аналогично триггерам микросхем ТВ9, но отличающихся наличием лишь одного установочного входа. Этот вход можно считать входом установки в состояние 1 (вход S), можно считать входом сброса (вход R), в этом случае входы J и К и прямой и инверсный выходы меняются местами. Оба варианта графического обозначения триггера приведены на рис. 16.

МикросхемаТВ11 (рис. 16) - два аналогичных JK-триггера со входами установки и сброса, входы сброса и тактовые входы этих триггеров соответственно объединены.

Предельная частота работоспособности триггеров КР1533ТВ10 и КР1533ТВ11- 30 МГц, триггеров КР531ТВ9- КР531ТВ11 -80 МГц. Входные токи триггеров серии КР531 по некоторым входам увеличены - для выводов S всех триггеров - 7 мА, R для КР531ТВ11 - 14 мА, С для КР531ТВ9 и КР531ТВ10- 4 мА, для КР531ТВ11-8 мА.

Микросхема ТВ15 - сдвоенный JK-триггер (рис. 16), каждый из которых имеет входы: R и S - для установки в 0 и 1 при подаче лог. 0 на соответствующий вход, С - для подачи тактовых импульсов и J и К-информационные. Особенность микросхемы в том, что входы К - инверсные. В отличие от описанных выше JK-триггеров переключение происходит по спаду импульсов отрицательной полярности на входе С.

Счетный режим переключения триггера на каждый импульс осуществляется при подаче на вxoд J лог. 1, на вход К - лог. 0. Если на входы J и К подать лог. 1, по спаду импульса отрицательной полярности произойдет установка триггера в 1, если на эти входы подать лог. 0 - в 0. Объединение входов J и К превращает триггеры микросхемы в D-триггеры, аналогичные триггерам микросхем ТМ2, описываемых ниже. При J = 0, К = 1 происходит блокировка переключения, и триггеры микросхемы ТВ15 на импульсы на входе С не реагируют. Сигналы на входах J и К можно изменять как при лог. 0, так и при лог. 1 на входе С - для переключения триггера играют роль сигналы на этих входах лишь непосредственно перед переходом напряжения на входе С с лог. 0 на лог. 1.

Предельная частота функционирования триггеров К155ТВ15 -25 МГц, КР1533ТВ15 - 34 МГц.

МикросхемаТМ2 (рис. 16) содержит два D-триггера. Триггер D-типа имеет вместо входов J и К один вход D. По входам R и S

D-триггер работает так же, как и JK-триггер. Если на входе D лог. 0, по спаду импульса отрицательной полярности на входе С триггер устанавливается в нулевое состояние, при лог. 1 на входе D по спаду импульса отрицательной полярности на входе С триггер устанавливается в единичное состояние.

Для получения режима счетного триггера вход D соединяют с инверсным выходом триггера, в этом случае триггер меняет свое состояние на противоположное по спадам входных импульсов отрицательной полярности.

Предельная частота функционирования триггеров К155ТМ2 -15 МГц, К555ТМ2 - 25 МГц, КР1533ТМ2 - 40 МГц, КР531ТМ2 -80 МГц. Входные токи микросхемы КР531ТМ2 в состоянии лог. 0 составляют 4 мА по входам С и S, 6 мА по входу R, 2 мА по входу D.

На основе JK- и D-триггеров ТМ2 строятся счетчики и делители частоты.

Для построения двоичных счетчиков счетные входы JK-триггеров К155ТВ1, ТВ6, ТВ9 - ТВ 11 соединяют с прямыми выходами предыдущих триггеров, а D-триггеров ТМ2 и JK-триггеров ТВ 15 с инверсными (рис. 17). Отличие в подключении входов связано с тем, что триггеры микросхем ТМ2 и ТВ 15 срабатывают по спаду импульсов отрицательной полярности, а остальные - по спаду импульсов положительной полярности.

Состояние счетчика (число поступивших на его вход импульсов после установки в 0) однозначно определяется состоянием его триггеров. В частности, для четырехразрядных счетчиков состояние может быть определено по формуле

где Yi= 0 или 1 - состояние 1-го триггера (i = 1 - 4, начиная со входа счетчика); Рj= 2^i - 1 - вес i-го разряда счетчика. О таких счетчиках

говорят, что они работают в весовом коде 1-2-4-8. Счетчик может быть построен так, что его весовой код будет отличаться от рассмотренного. Так, для четырехразрядных счетчиков получили распространение коды 1-2-4-6, 1-2-2-4 и др. Существуют такие структуры счетчиков, состояние которых не может быть выражено приведенной выше формулой. О таких счетчиках говорят, что они работают в невесовом коде. Их состояния определяют по временным диаграммам или таблицам переходов. Сказанное о четырехразрядных счетчиках распространяется на счетчики любой разрядности.

Делители частоты (далее просто делители) отличаются от счетчиков тем, что вних используется только один выход - выход последнего триггера. Таким образом, n-разрядный двоичный счетчик всегда можно рассматривать как делитель на 2^n.

Часто необходимо осуществить деление частоты на некоторое целое число т, не являющееся степенью двойки, в таких случаях обычно используют n-разрядный двоичный счетчик (2^n >m) и вводом дополнительных логических связей обеспечивают пропуск 2^n - m состояний в процессе счета. Этого можно достигнуть, например, принудительной установкой счетчика в 0 при достижении состояния m или принудительной установкой счетчика в состояние 2^n - m при его переполнении.

Возможны и другие способы. Например, наиболее часто применяемая декада (счетчик с коэффициентом пересчета 10) нa JK-триггерах К155ТВ1 строится по схеме рис. 18 (а). При подаче импульсов с 1-го по 8-й декада работает как обычный двоичный счетчик импульсов. К моменту подачи восьмого импульса на двух входах J четвертого

триггера формируется уровень лог. 1, восьмым импульсом этот триггер переключается в единичное состояние и уровень лог. 0 с его инверсного выхода, подаваемый на вход J второго триггера, запрещает его переключение в единичное состояние под действием десятого импульса. Десятый импульс восстанавливает нулевое состояние четвертого триггера, и цикл работы делителя повторяется.

Декада на рис. 18 (а) работает в весовом коде 1-2-4-8. Временная диаграмма ее работы приведена на рис. 18 (б).

Декада на D-триггерах, схема которой приведена на рис. 19 (а), работает в невесовом коде. Временная диаграмма ее работы приведена на рис. 19 (б).

Построение счетчиков с коэффициентом пересчета 10 (декад) на триггерах ТВ6, ТВ9, ТВ10 отличается от построения на триггерах К155ТВ1, так как у триггеров указанных микросхем по одному входу J и К.

На рис. 20 приведена схема декады, работающей в весовом коде 1-2-4-8. Для увеличения числа входов J до необходимого использован один элемент микросхемы К555ЛИ1. На рис. 21 (а) приведена схема декады, выходной код которой не является весовым. Работа декады проиллюстрирована на диаграмме рис. 21 (б). Элемент DD3 не

является обязательным, он преобразует код работы декады в весовой код 1-2-4-8 (выходы А, В, С, Е), что может быть необходимым для подключения к декаде дешифратора или преобразователя кода для семисегментного индикатора.

Декада, схема которой приведена на рис. 22 (а), также работает в невесовом коде. Делитель на пять DD1.2, DD2.1, DD2.2 этой декады выполнен на основе сдвигающего регистра с перекрестными связями

так же, как и декады на D-триггерах рис. 19 (а). Коэффициент деления шесть такого регистра уменьшен до пяти за счет подключения входа R триггера DD2.2 к прямому выходу триггера DD2.1. Временная диаграмма работы приведена на рис. 22 (б).

МикросхемаТР2 (см. рис. 16) - четыре RS-триггера. Два триггера микросхемы

имеют по одному входу R и S, два других - по одному входу R и по два входа S. Сброс и установка триггеров в 1 происходят при подаче лог. 0 соответственно на входы R и S. Входы S тех триггеров, гдеих два, собраны как логический элемент ИЛИ для сигналов лог. 0, поэтому для установки триггеров в состояние 1 достаточно подать лог. 0 на один из входов S, состояние второго при этом не играет роли. Если на входы R и S триггера подать лог. 0, на выходе триггера - лог. 1. Состояние триггера после снятия сигналов лог. 0 со входов R и S будет определяться тем, с какого из входов лог. 0 будет снят последним.

Микросхему ТР2 можно использовать для подавления дребезга контактов (рис. 23) и в других случаях.

1.3.2. Счетчики

В состав рассматриваемых серий ТТЛ-микросхем входит большое число счетчиков и делителей частоты, различающихся по своим свойствам и назначению.

МикросхемаК155ИЕ1 (рис. 24) - делитель частоты на 10. Установка триггеров микросхемы в 0 осуществляется подачей лог. 1 одновременно на два объединенных по схеме И входа R. Рабочая полярность входных счетных импульсов, подаваемых на входы С, отрицательная. Импульсы можно подавать или отдельно на каждый из входов (на второй вход

должна при этом подаваться лог. 1), или одновременно на оба входа. Одновременно с каждым десятым входным импульсом на выходе формируется равный ему по длительности выходной импульс отрицательной полярности. Многокаскадные делители частоты можно строить, соединяя входы С последующих каскадов с выходами предыдущих.

МикросхемыИЕ2, К155ИЕ4 и ИЕ5 (рис. 25) содержат по четыре счетных триггера. В каждой микросхеме один из триггеров имеет отдельный вход С1 и прямой выход, три оставшихся триггера соединены между собой так, что образуют делитель на 8 в микросхеме ИЕ5,

на 6 в К155ИЕ4 и на 5 в ИЕ2. При соединении выхода первого триггера с входом С2 цепочки из трех триггеров образуются соответственно делители на 16, 12 и 10. Делители на 10 и 16 работают в коде 1-2-4-8, делитель на 12 - в коде 1-2-4-6. Микросхемы имеют по два входа R установки в 0, объединенные по схеме И. Сброс (установка в 0) триггеров производится при подаче лог. 1 на оба входа R. Микросхема ИЕ2 имеет, кроме того, входы R9 для установки в состояние 9, при котором первый и последний триггеры декады находятся в единичном состоянии, остальные - в нулевом.

Наличие входов установки, объединенных по схеме И, позволяет строить делители частоты с различными коэффициентами деления в пределах 2-6 без использования дополнительных логических элементов. На рис. 26 приведены схема декады на микросхеме К155ИЕ4 и ее временная диаграмма. До прихода десятого импульса декада работает как делитель частоты на 12. Десятый импульс переводит триггеры микросхемы в состояние 10, при котором на выходах 4 и 6 микросхемы формируются уровни лог. 1. Эти уровни, поступая на входы

R микросхемы, переводят ее в 0, в результате чего коэффициент пересчета К становится равным 10

Для установки рассмотренной декады в 0 внешним сигналом необходимо введение в нее логических элементов И-НЕ (рис 27)

В табл. 4 приведены номера выводов микросхем, которые нужно соединить между собой для получения различных К Все делители, полученные соединением выводов по табл. 4, работают по одно

му принципу - при достижении состояния, соответствующего необходимому коэффициенту пересчета, происходит установка счетчика в 0. Исключение составляет делитель на 7 на микросхеме ИЕ2. В этом делителе после подсчета шести импульсов на входах R9 формируются уровни лог. 1, поэтому из состояния 5 делитель сразу переходит в состояние 9, минуя 6,7 и 8 Код работы этого делителя - невесовой

Делители на микросхемах ИЕ5 и ИЕ2 работают в весовом коде 1-2-4-8, на микросхеме К155ИЕ4 - в коде 1-2-4-6 при использовании входа 14 и в коде 1-2-3 - при использовании входа 1.

МикросхемыИЕ6 и ИЕ7 - реверсивные счетчики. Первый из них - двоично-десятичный, второй - двоичный Оба работают в коде 1-2-4-8 Цоколевка обеих микросхем одинакова (рис 28), различие в том, что первый считает до 10, второй до 16

Рассмотрим для примера работу микросхемы ИЕ6 В отличие от рассмотренных ранее счетчиков, эта микросхема имеет большее число

Таблица 4

выходов и входов Входы +1 и -1 служат для подачи тактовых импульсов, +1 - при прямом счете, -1 - при обратном. Вход R служит для установки счетчика в 0, вход L - для предварительной записи в счетчик информации, поступающей по входам D1 - D8.

Установка триггеров счетчика в 0 происходит при подаче лог 1 на вход R, при этом на входе L должна быть лог. 1. Для предварительной записи в счетчик любого числа от 0 до 9 его код следует подать на входы D1 - D8 (D1 - младший разряд, D8 - старший), при этом на входе R должен быть лог 0, и на вход L подать импульс отрицательной полярности

Режим предварительной записи можно использовать для построения делителей частоты с перестраиваемым коэффициентом деления для учета фиксированной частоты (например, 465 кГц) в цифровой шкале радиоприемника Если этот режим не используется, на выходе L должен постоянно поддерживаться уровень лог 1

Прямой счет осуществляется при подаче импульсов отрицательной полярности на вход +1, при этом на входах -1 и L должна быть лог 1, на входе R - лог 0 Переключение триггеров счетчика происходит по спадам входных импульсов, одновременно с каждым десятым входным импульсом на выходе >=9 формируется отрицательный выходной импульс переполнения, который может подаваться на вход +1 следующей микросхемы многоразрядного счетчика Уровни на выходах 1-2-4-8 счетчика соответствуют состоянию счетчика в данный момент (в двоичном коде) При обратном счете входные импульсы подаются на вход -1, выходные импульсы снимаются с выхода <=0 Пример временной диаграммы работы счетчика приведен на рис. 29.

Первый импульс установки в 0 устанавливает все триггеры счетчика в 0. Три следующих импульса, поступающих на вход +1, переводят счетчик в состояние 3, которому соответствуют лог. 1 на выходах 1 и 2 и лог 0 - на 4 и 8. Если на входах D1 - D4 лог. 0, на входе D8 лог. 1, импульс на входе L устанавливает счетчик в состояние 8 Следующие

шесть импульсов, поступающие на вход +1, переводят счетчик последовательно в состояния 9,0,1,2,3,4 Одновременно с импульсом, переводящим счетчик в 0, на выходе S9 появляется выходной импульс прямого счета Следующие импульсы, поступающие на вход -1, изменяют состояние счетчика в обратном порядке 3, 2, 1,0,9,8 и т д

Одновременно с импульсом обратного счета, переводящим счетчик в состояние 9, на выходе <=0 появляется выходной импульс.

В микросхеме ИЕ7 импульс на выходе =>15 появляется одновременно с импульсом на входе +1 при переходе счетчика из состояния 15 в состояние 0, а на выходе <=0 - при переходе счетчика из 0 в 15 одновременно с импульсом на входе -1.

Предельная частота функционирования микросхем К155ИЕ6, К155ИЕ7 - 15 МГц, К555ИЕ6 и К555ИЕ7 - 25 МГц, КР1533ИЕ6 и КР1533ИЕ7 - 30 МГц.

МикросхемуК155ИЕ8 обычно называют делителем частоты с переменным коэффициентом деления, однако это не совсем точно. Эта микросхема содержит шестиразрядный двоичный счетчик, элементы совпадения, позволяющие выделять не совпадающие между собой импульсы - каждый второй, каждый четвертый, каждый восьмой и т. д. и управляемый элемент И-ИЛИ, который позволяет подавать на выход часть или все выделенные импульсы, в результате чего сред-

няя частота выходных импульсов может изменяться от 1/64 до 63/64 частоты входных импульсов. Графическое обозначение микросхемы приведено на рис. 30, пример временной диаграммы ее работы - на рис. 31. Для наглядности на рис. 30 вынесен логический элемент И-НЕ, входящий в микросхему. Микросхема имеет следующие входы: инверсный вход ЕС - разрешения

счета, при подаче на который лог. 1 счетчик не считает, вход R - установки 0, установка триггеров счетчика в 0 происходит при подаче на него лог. 1; вход С - вход тактовых импульсов отрицательной полярности, переключение триггеров счетчика происходит по спадам входных импульсов; входы XI - Х32 позволяют управлять выдачей отрицательных выходных импульсов, совпадающих по времени с входными, на выход Z. На рис. 31 в качестве примера показано, какие импульсы выделяются на выходе Z при подаче лог. 1 на входы:

Х32 (диаграмма Х32), Х16 (диаграмма Х16) и Х8 (диаграмма Х8). В этих случаях на выходе Z выделяется соответственно 32, 16 или 8 равномерно расположенных импульсов. Если же одновременно подать лог. 1 на несколько входов, например, на Х32 и Х8, то, как показано на диаграмме Z, на выходе Z выделится 40 импульсов, но расположенных неравномерно. В общем случае число импульсов N на выходе Z за период счета составит

N = 32 х Х32 + 16 х Х16 + 8 х Х8 + 4 х Х4 + 2 х Х2 + X1, где X1-Х32 принимают значения соответственно 1 или 0 в зависимости от того, подана или нет лог. 1 на соответствующий вход.

На выходе Р выделяется отрицательный импульс, фронт которого совпадает со спадом 63-го тактового импульса, спад - со спадом 64-го. Этот импульс может использоваться при каскадном соединении интегральных микросхем К155ИЕ8. Вход S - вход стробирования, при подаче на него лог. 1 выдача импульсов на выходе Z прекращается.

На рис. 32 приведена схема соединения двух делителей К155ИЕ8, позволяющая получить на выходе от 1 до 4095 импульсов при подаче на вход 4096 =64^2 импульсов. Число импульсов на выходе подсчитывается по формуле, аналогичной приведенной выше, в которой коэффициенты имеют значения от 2048 до 1. Если требуется соединить большее число делителей, их соединение производится аналогично рис. 32, однако выходной элемент И-НЕ, выполняющий функцию ИЛИ-НЕ

для отрицательных импульсов, поступающих с выходов Z делителей, необходимо использовать из отдельной микросхемы И-НЕ или И.

МикросхемаИЕ9 (рис. 33) - синхронный десятичный счетчик с возможностью параллельной записи информации по фронту тактового импульса, имеет девять входов. Подача лог. 0 на вход R независимо от состояния других входов приводит к установке триггеров микросхемы в состояние 0. Для обеспечения режима счета на входе R необходимо подать лог. 1, тот же сигнал должен быть подан на входы разрешения параллельной записи EL, разрешения ЕС, разрешения выдачи сигнала переноса ER Изменение состояния триггеров счетчика при счете происходит по спаду импульсов отрицательной полярности, подаваемых на вход С.

При подаче лог. 0 на вход EL микросхема переходит в режим параллельной записи информации со входов D1 - D8. Запись происходит по спадам импульсов отрицательной полярности на входе С, что позволяет использовать микросхему в режиме сдвигающего регистра. При записи на входе R должна быть лог. 1, сигналы на входах ЕС и ЕР произвольны.

На выходе переноса Р лог. 1 появляется в том случае, когда счетчик находится в состоянии 9, а на входе ЕР - лог. 1, в остальных случаях на выходе Р лог. 0. Подача лог. 0 на вход ЕР запрещает выдачу лог. 1 на выходе Р и счет импульсов. Подача лог. 0 на вход ЕС запрещает счет, но не запрещает выдачу сигнала переноса. Сигнал запрета счета (лог. 0 на входах ЕС и ЕР) действует лишь в том случае, если он полностью перекрывает по длительности импульс отрицательной полярности на входе С, в том числе он может совпадать с ним по времени.

Для обеспечения параллельной записи лог. 0 на вход EL информация на входы D1 - D8 может быть подана как при лог. 1, так и при лог. 0 на входе С и удерживаться до момента перехода лог. 0 на входе С в лог. 1, когда и произойдет запись.

Для обеспечения счета с числа, введенного в микросхему при параллельной записи, лог 0 на входе EL должен быть изменен на лог. 1 или одновременно с переходом лог. 0 в лог. 1 на входе С, или при лог. 1 на входе С.

На рис. 34 (а) приведена схема соединения микросхем ИЕ9 в многоразрядный синхронный счетчик, которая снижает быстродействие счетчика, так как для его нормальной работы необходимо, чтобы сигнал переноса от младшего разряда прошел через все микросхемы до старшего разряда до подачи очередного тактового импульса. Для получения максимального быстродействия многоразрядного счетчика, равного быстродействию отдельной микросхемы, микросхемы можно соединить по схеме рис. 34 (б). В этом случае сигнал переноса с выхода Р микросхемы DD1 разрешает работу остальных микросхем, соединенных в счетчик по схеме рис. 34 (а), лишь в те моменты, когда микросхема DD1 находится в состоянии 9, поэтому от счетчика DD2 - DD9 требуется быстродействие в 10 раз меньшее быстродействия микросхемы DD1, что обеспечивается при любой практически встречающейся длине счетчика.

Как уже указывалось выше, микросхемы ИЕ9 могут работать в режиме сдвигающего регистра. Для обеспечения такого режима необходимо входы D1 - D8 соединить с выходами 1-2-4-8 в нужном порядке. Для сдвига информации на один двоичный разряд по каждому тактовому импульсу в сторону старших разрядов соединение необходимо произвести в соответствии с рис. 35 (а). Для обеспечения динамической индикации удобно сдвигать информацию сразу на один десятичный разряд, а сдвигающий регистр замыкать в кольцо. Такая возможность проиллюстрирована на рис. 36.

На рис. 36 не показаны цепи подачи импульсов и управляющих сигналов, которые могут быть выполнены в соответствии с рис. 34 (а) или 34 (б). Роль входа разрешения сдвига выполняет вход Запись. Естественно, что при соединении микросхем в соответствии с рис. 35,36 параллельная запись информации в микросхемы невозможна.

Микросхемы ИЕ9 удобно использовать в делителе с переключаемым коэффициентом пересчета. Для получения указанного режима достаточно сигнал переноса старшего разряда одноразрядного или многоразрядного счетчика через инвертор подать на вход разрешения записи, а на входы D1 - D8 подать код, определяющий коэффициент пересчета (рис. 37).

При установке счетчика в процессе счета в состояние 99...9 счетчик перейдет в режим параллельной записи и при подаче следующего тактового импульса вместо перехода в состояние 00...0 произойдет запись параллельного кода, поданного на входы D1 - D8 микросхем. В результате общий коэффициент пересчета N уменьшится на величину К, соответствующую численному значению этого кода, и составит

Коэффициент пересчета может меняться для выхода 2 в пределах 1...10^м (длительность выходных импульсов положительной полярности равна длительности входных), для выхода 1 - в пределах 2...10^м (длительность импульсов отрицательной полярности равна периоду входных импульсов).

Если делитель собран по схеме рис. 34 (б), инвертор DD3 необходимо заменить на двухвходовый элемент И-НЕ, второй вход которого подключить к выходу переноса Р первой микросхемы делителя.

МикросхемаИЕ10 (рис. 38) по своему функционированию аналогична микросхеме ИЕ9 и отличается от нее тем, что считает в двоичном коде, и ее коэффициент пересчета равен 16. В остальном ее рабо

та и правила включения те же.

МикросхемаИЕ11 - десятичный синхронный счетчик (рис. 38). Логика его работы соответствует логике работы счетчиков ИЕ9. Отличие лишь в том, что для сброса в состояние 0 счетчика ИЕ9 необходима подача на вход R лог. 0, а для сброса в состояние 0 счетчика ИЕ11 кроме подачи на вход ER (разрешение уст. 0) лог. 0

необходима подача тактового импульса отрицательной полярности на вход С, по спаду которого и происходит сброс счетчика. Таким образом, все изменения выходных сигналов этой микросхемы происходят по спаду импульсов отрицательной полярности на входе С.

МикросхемаКР1533ИЕ12 (рис. 39) обеспечивает параллельную запись и режим счета. Входы Dl, D2, D4, D8 служат для подачи сигналов кода при параллельной записи информации. Запись в триггеры счетчика происходит асинхронно при поступлении на вход L лог. 0 независимо от состояния других входов. При лог. 1 на входе L и лог. 0 на входе разрешения работы Е счетчик изменяет состояние по спадам импульсов отрицательной полярности на входе С. На

правление счета определяется сигналом на входе D/U: при лог. 0 происходит счет вверх, при лог. 1 - вниз.

Для построения многоразрядных счетчиков у микросхемы есть два специальных выхода: последнего состояния 0/9 и переноса Р. На выходе 0/9 лог. 1 появляется при достижении состояния 9 при прямом счете и состояния 0 при обратном. В остальных случаях на выходе 0/9 - лог. 0. При наличии лог. 1 на выходе 0/9 и лог. 0 на входе Е одновременно с импульсом на входе С на выходе переноса Р появляется импульс отрицательной полярности и той же длительности.

Счетчик КР1533ИЕ12 не имеет входа установки в 0. Для этой цели на входы Dl, D2, D4, D8 подают лог. 0, а на вход L - импульс отрицательной полярности. Смена сигналов на входах D/U и Е должна происходить в момент переключения сигнала на входе С из лог. 0 в лог. 1 или в паузе между импульсами на входе С (то есть при лог. 1 на этом входе).

Пример временной диаграммы работы счетчика представлен на рис. 40. По импульсу отрицательной полярности на входе L записываются сигналы кода числа 7 в триггеры счетчика (сигналы кода 0111 на входах D8, D4, D2, Dl не показаны). Первые пять импульсов на входе С переводят его последовательно в состояния 8, 9, 0, 1, 2. На выходе 0/9 лог. 1 появляется при переходе счетчика в состояние 9. Импульс на его выходе Р формируется одновременно с третьим импульсом на входе С, по спаду которого счетчик переключается в состояние 0.

В момент окончания пятого импульса происходит смена направления счета изменением сигнала на входе D/U и следующие пять импульсов на входе С переводят счетчик последовательно в состояния 1, 0, 9,

8,7 и т. д. При переходе счетчика в состояние 0 на выходе 0/9 появляется лог. 1, а одновременно с восьмым импульсом на входе С, переключающим счетчик в состояние 9, на выходе Р формируется импульс отрицательной полярности.

Схема соединения микросхем КР1533ИЕ12 в многоразрядный счетчик показана на рис. 41 (а). Из-за последовательного переключения быстродействие такого счетчика в реверсивном режиме снижается относительно быстродействия одной микросхемы.

Если необходим реверсивный счетчик с максимально возможным быстродействием, его собирают по схеме рис. 41 (б). В этом счетчике все триггеры микросхем переключаются одновременно и его быстродействие не зависит от числа разрядов. Однако для каждого десятичного разряда, кроме первого, требуется элемент И-НЕ с числом входов, возрастающим по мере роста номера разряда.

В зависимости от необходимого быстродействия возможно построение различных вариантов последовательно-параллельного счетчика. Можно, например, не использовать выход 0/9 микросхемы DD4 (рис. 41, б), а ее выход Р соединить с входом тактовых импульсов второго такого счетчика.

МикросхемаКР1533ИЕ13 (рис. 39) аналогична КР1533ИЕ12, но ее коэффициент пересчета равен 16. Все правила ее использования и схемы включения соответствуют микросхеме КР1533ИЕ12.

МикросхемаИЕ14 (рис. 42) во многом напоминает микросхему ИЕ2. Она также содержит счетный триггер с входом С2. При соединении выхода 1 счетного триггера (вывод 5) с входом С2 образуется двоично-десятичный счетчик, работающий в коде 1-2-4-8. Срабатывание триггера и делителя на 5 происходит по спадам импульсов положительной

полярности. Различие с микросхемой ИЕ2 заключается в полярности импульсов сброса - триггеры микросхемы ИЕ14 устанавливаются в 0 при подаче на вход R лог. 0. Кроме того, в микросхеме ИЕ14 есть возможность предварительной установки триггеров счетчика. Для установки триггеров необходимый код следует подать на входы D1 - D8, а на вход L - импульс отрицательной полярности. При лог. 0 на входе L сигналы на выходах 1-8 повторяют сигналы на входах D1 - D8, при лог. 1 происходит запоминание и возможен счетный режим работы микросхемы.

Микросхему можно использовать в счетчиках с предварительной установкой, например, в цифровых шкалах радиоприемников и трансиверов с учетом промежуточной частоты.

МикросхемаИЕ15 (рис. 42) по своей структуре и функционированию аналогична микросхеме ИЕ14, но делитель с входом С2 делит частоту на 8,

Микросхемы КР531ИЕ16 иКР531ИЕ17 - реверсивные синхронные четырехразрядные счетчики - двоично-десятичный и двоичный соответственно. Разводка их выходов совпадает (рис. 43), более того, она совпадает с разводкой микросхем ИЕ9 и ИЕ10, за исключением вывода 1, для описываемых микросхем это вход изменения направления счета

U/D, вход сброса отсутствует. При лог. 1 на входе U/D счетчик считает вверх, при лог. 0 - вниз. Синхронная параллельная запись информации в микросхемы КР531ИЕ16 и КР531ИЕ17 происходит со входов D1 - D8 по спаду тактового импульса отрицательной полярности на входе С и подаче лог. 0 на вход разрешения загрузки EL. При счете на входе EL должна быть лог. 1.

Отличием описываемых микросхем от ИЕ9 и ИЕ10 является также полярность сигналов разрешения переноса ЕР и разрешения счета ЕС (для разрешения работы на эти входы необходимо подать лог. 1). Соответственно выходным разрешающим сигналом на выходе переноса Р является лог. 0, он появляется в случае, когда микросхема КР531ИЕ16 досчитала до состояния 9 (КР531ИЕ17 - до состояния 15) при прямом счете или до 0 при обратном, а на входе разрешения переноса ЕР - лог. 0.

Примеры соединения микросхем КР531ИЕ16 и КР531ИЕ17 в многоразрядный счетчик приведены на рис. 44 и 45. При соединении микросхем по схеме рис. 44 максимальная частота счета снижается по отношению к максимально возможной для одной микросхемы, при соединении по схеме рис. 45 - не снижается. Следует помнить, что переключение направления счета на входе U/D и смену информации на входах ЕР и ЕС следует производить в паузе между

тактовыми импульсами, то есть при лог. 1 на входах С микросхем или в момент изменения сигнала на этих входах с лог. 0 на лог. 1. Входной ток микросхем по входу ЕР в состоянии лог. 0-4 мА. МикросхемаИЕ18 (рис. 46) аналогична по функционированию микросхеме ИЕ11, но ее коэффициент пересчета равен 16.

Рассмотренные выше микросхемы счетчиков серии КР531 имеют входные токи по управляющим входам, как правило, больше стандартных. При подаче на входы лог. 0 токи составляют для микросхем КР531ИЕ9 и КР531ИЕ10 по выводу 2 - 5 мА, выводу 10-3 мА, выводу 9-4 мА. Для микросхем КР531ИЕ11 и КР531ИЕ18 ток по вы

воду 10 составляет 4 мА, а для КР531ИЕ14 и КР531ИЕ15 ток по выводу 8-8 мА, по выводу 6-10 мА, по выводам 1, 3, 4, 10, 11, 13 - 0,75 мА.

МикросхемаК555ИЕ19 - два четырехразрядных двоичных счетчика (рис. 47), каждый из которых имеет два входа: R - для установки триггеров счетчика в 0 при подаче на вход R лог. 1 и С - для подачи счетных импульсов. Срабатывание триггеров счетчика происходит по спадам импульсов положительной полярности, подаваемых на вход С,

выходной код счетчиков - стандартный, 1-2-4-8. Для соединения счетчиков в многоразрядный выходы 8 предыдущих разрядов необходимо соединить со входами С последующих.

МикросхемаК555ИЕ20 (рис. 47) -два четырехразрядных двоично-десятичных счетчика, каждый из которых аналогичен счетчику микросхем ИЕ2, за исключением входов установки в 0 R.

Каждый счетчик имеет триггер со входом С1, выходом 1 и делитель частоты на 5 со входом С2 и выходами 2,4,8. Триггер и счетчик срабатывают по спадам положительных импульсов, подаваемых на входы С1 и С2, на входе R при счете должен быть лог. 0. Для получения десятичного счетчика выход 1 надо соединить со входом С2, при этом код счетчика будет 1-2-4-8. Если же выход 8 соединить со входом С1, входные импульсы подать на вход С2, выходной код будет 1-2-4-5, а на выходе 1 сигнал будет иметь форму меандра с частотой, в 10 раз меньше входной. Впрочем, так же можно соединять счетчики микросхем ИЕ2 и ИЕ14. Предельная частота работы триггера - 25 МГц, делителя на 5 - 20 МГц.

1.3.3. Регистры

Регистры можно разделить на два класса - сдвигающие и хранения информации. В свою очередь, регистры хранения бывают «прозрачные», тактируемые импульсом, и синхронные, тактируемые фронтом импульса.

МикросхемыК155ТМ5 и ТМ7 (рис. 48) содержат по четыре триггера, образующих два двухразрядных регистра хранения информации. Каждый триггер имеет информационный вход D, тактовый вход С и прямой выход (а в микросхеме ТМ7 еще и инверсный выход). Триггер работает следующим образом. При лог. 0 на входе С изменение сигнала на входе D не влияет на состояние триггера и он хранит записанную в нем ранее информацию. При подаче на вход С лог. 1 триггер превращается в повторитель - сигнал на выходе соответствует сигналу на входе, за это свойство подобные триггеры называют «прозрачными». При подаче на вход С лог. 0 триггер переходит вновь в режим хранения, а его состояние определяется сигналом на входе D перед спа-

дом импульса на входе С. Таким образом, основные свойства триггеров микросхем К155ТМ5 и ТМ7 следующие:

1) при подаче на вход С лог. 0 - хранение информации;

2) при подаче на вход С лог. 1 - повторение входного сигнала;

3) запоминается информация, имеющаяся на входе D перед спадом на входе С;

4) изменение информации на выходе может происходить в течение всего положительного импульса на входе С, если при этом меняется информация на входе D.

Эту разновидность D-триггера называют «D-триггером, тактируемым импульсом», «триггером-защелкой», «прозрачным» триггером, чтобы отличать ее от описанных выше D-триггеров ТМ2, которые можно назвать «D-триггерами, тактируемыми фронтом» или «синхронными D-триггерами».

Для того чтобы подчеркнуть различие между ними, приведем логику работы D-триггера, тактируемого фронтом импульса:

1) хранение информации осуществляется при подаче на вход С как лог. 0, так и лог. 1;

2) прямое прохождение сигнала на выход со входа D нет;

3) запоминается информация, имеющаяся на входе D перед фронтом импульса положительной полярности на входе С;

4) изменение информации на выходе может происходить только во

время фронта на входе С.

МикросхемаТМ8 (рис. 49) - регистр хранения информации, содержащий четыре синхронных D-триггера, по функционированию анало

гичных триггерам микросхем ТМ2. Сброс триггеров происходит при подаче лог. 0 на вход R, запись - по спаду импульса отрицательной полярности на входе С. Информация на входах D1 - D4 может меняться как при лог. 0, так и при лог. 1 на входе С, она важна лишь непосредственно перед изменением сигнала на входе С с лог. 0 на лог. 1. МикросхемаТМ9 - регистр хране

ния информации, содержащий шесть D-триггеров, по функционированию аналогичных триггерам микросхем ТМ2 и ТМ8.

МикросхемаК155ИР1 (рис. 50) - четырехразрядный сдвигающий регистр, позволяет производить последовательную и параллельную запись информации в триггеры регистра, последовательное и параллельное считывание информации, сдвиг информации. Вход С1 микросхемы служит для подачи положительных тактовых импульсов, сдвигающих информацию, причем сдвиг происходит по спадам импульсов. При подаче положительного импульса на вход С2 по его спаду происходит запись в триггеры регистра информации, имеющейся на входах D1 - D4. Кроме того, есть управляющий вход EL. Запись со входов D1 - D4 может происходить лишь при наличии лог. 1 на входе EL, сдвиг - при наличии лог. 0. Для последовательной записи информации используется вход D0, запись происходит в режиме сдвига.

Наличие управляющего входа EL расширяет возможности использования микросхемы. Если соединить между собой входы С1 и С2, можно управлять сдвигом и записью, лишь изменяя логический уровень на входе EL. Можно соединить между собой входы С2 и EL, специального управляющего сигнала в этом случае не потребуется -сдвиг будет происходить при подаче импульсов на вход С1, запись -при подаче импульсов на С2.

Если вход D1 подключить к выходу 2, D2 - к выходу 3, D3 - к выходу 4, а D4 использовать в качестве входа последовательной записи, то получится реверсивный сдвигающий регистр. При подаче импульсов на вход С1 будет происходить последовательная запись информации со входа D0 и сдвиг в сторону возрастания номеров выходов (сдвиг вправо). При подаче импульсов на вход С2 запись будет происходить со входа D4, сдвиг - в сторону уменьшения номеров выходов (сдвиг влево). В полученный таким образом реверсивный сдвигающий регистр параллельная запись информации невозможна.

МикросхемаК555ИР8 (рис. 50) - восьмиразрядный сдвигающий регистр. Она имеет вход С для подачи импульсов сдвига, вход сброса R, два равноправных входа D для подачи сдвигаемой информации, собранных по И, и восемь выходов. Обнуление триггеров регистра производится подачей лог. 0 на вход R. Прием информации со входов D и ее сдвиг в сторону выходов с большими номерами происходят по спадам импульсов отрицательной полярности на входе С.

Микросхему К555ИР8 удобно использовать для преобразования информации, поступающей в последовательном коде, в параллельный.

МикросхемаК555ИР9 (рис. 50) - восьмиразрядный сдвигающий регистр с возможностью асинхронной параллельной записи и последовательным считыванием. Микросхема имеет вход D0 для подачи

информации при последовательной записи, восемь входов D1 - D8 для подачи информации при параллельной записи, два равноправных входа для подачи тактовых импульсов (выводы 2 и 15), вход параллельной записи L и прямой и инверсный выходы последнего разряда сдвигающего регистра. Переключение триггеров регистра происходит по спаду импульсов отрицательной полярности на любом из входов С при лог. 0 на другом. Подача лог. 1 на любой из входов запрещает переключение триггеров при подаче импульсов на второй вход. Режим работы регистра определяется сигналом, поданным на вход L - при лог. 1 на нем по спадам импульсов на входе С происходит сдвиг информации, поступающей на вход D0, выходам 8, при лог. 0 на входе L происходит параллельная запись информации со входов D1 - D8 в триггеры регистра.

МикросхемаК555ИР10 (рис. 50) по своей структуре аналогична микросхеме К555ИР9 и отличается от нее синхронной параллельной записью, отсутствием инверсного выхода последнего разряда сдвигающего регистра и наличием входа R для сброса всех триггеров регистра в нулевое состояние. Сброс производится при подаче лог. 0 на вход R, запись - спадом импульса отрицательной полярности на входе С при лог. 0 на входе EL.

Микросхемы К555ИР9 и К555ИР10 удобно применять для преобразования параллельного кода в последовательный. Наличие двух входов для подачи тактовых импульсов позволяет использовать один из них как вход разрешения работы регистра, другой - для выполнения сдвига или записи.

МикросхемаИР11 (рис. 50) - универсальный четырехразрядный сдвигающий регистр, позволяет производить как параллельную запись информации, так и ее сдвиг вправо и влево. Имеет входы: D1 -D4 - для подачи информации при параллельной записи; DR - при последовательной записи и сдвиге вправо (в сторону возрастания номеров выходов); DL - то же и сдвиге влево; SR и SL - управляющие, С - для подачи тактовых импульсов и R - сброса.

При подаче лог. 0 на вход R происходит установка триггеров регистра в 0. При лог. 1 на входе R режим работы определяется управляющими сигналами на входах SR и SL При лог. 1 на входе SR и лог. 0 на входе SL по спадам импульсов отрицательной полярности на входе С происходит последовательный прием информации с входа DR и сдвиг вправо. При лог. 1 на входе SL и лог. 0 на входе SR происходит прием информации с входа DL и сдвиг влево. При лог. 1 на обоих входа SR и SL по спаду импульса отрицательной полярности на входе С произойдет параллельная

запись информации со входов D1 - D4. Если на входах SR и SL лог. 0, переключение триггеров регистра при изменении информации на входе С не происходит.

Соединение микросхем ИР11 в многоразрядный реверсивный сдвигающий регистр проиллюстрировано на рис. 51.

МикросхемаКР531ИР12 (рис. 52) -четырехразрядный сдвигающий регистр. Имеет четыре прямых выхода 1-4, инверсный выход разряда 4 и следующие входы: R - сброса, С - для подачи тактовых импульсов, EL - установки режима параллельной записи, J и К - для подачи информации при последовательной записи и D1, D2, D3, D4 - для подачи информации при параллельной записи.

Вход сброса R - преобладающий - при подаче на него лог. 0 независимо от состояния других входов все триггеры микросхемы устанавливаются в 0. Если на входе R лог. 1, возможна запись информации

в триггеры микросхемы. При лог. 0 на входе EL по спаду импульса отрицательной полярности на входе С произойдет запись информации с входов J и К в триггер с выходом 1 и сдвиг информации в остальных триггерах в сторону возрастания номеров выходов. Информация, которая будет записана в первый триггер, определяется состоянием входов J и К перед спадом импульса отрицательной полярности на входе С. Если объединить между собой входы J и К, будет записываться информация, имеющаяся на

этих объединенных входах. Если на вход J подать лог. 0, на вход К -лог. 1, изменения информации в первом триггере по спаду импульса отрицательной полярности на входе С не произойдет. При лог. 1 на входе J и лог. 0 на входе К первый триггер микросхемы переходит в счетный режим и меняет свое состояние на противоположное на каждый спад импульса отрицательной полярности на входе С.

Для построения сдвигающего регистра с числом разрядов более четырех достаточно соединить выходы четырех микросхем младших

разрядов с объединенными входами J и К микросхем следующих разрядов (рис. 53). Входы С, R, EL различных микросхем следует соединить между сбой.

Для построения реверсивного сдвигающего регистра выходы и информационные входы микросхем следует соединить между собой в соответствии с рис. 54, параллельная запись информации в такой регистр невозможна, а сигнал на входах EL микросхем будет определять направление сдвига.

МикросхемаК155ИР13 (рис. 55) - восьмиразрядный реверсивный сдвигающий регистр, имеет 8 выходов параллельного кода и следующие входы: D1 - D8 - для подачи информации при параллельной записи, DR и DL - для подачи информации при последовательной записи и сдвиге вправо и влево соответственно, С - для подачи тактовых импульсов, SR и SL - для управления режимом и R - для сброса триггеров регистра.

При подаче на вход R лог. 0 происходит сброс всех триггеров счетчика независимо от состояния других входов. Любые другие изменения состояния регистра происходят лишь по спаду импульса отрицательной

полярности на входе С. При лог. 1 на входе SR и лог. 0 на входе SL по спаду импульса на входе С происходит сдвиг информации вправо (в сторону возрастания номеров выходов). В первый разряд сдвигающего регистра последовательный прием информации осуществляется со входа DR. При лог. 1 на входе SL и лог. 0 на входе SR сдвиг осуществляется влево, прием информации в восьмой разряд регистра - со входа DL. Если лог. 1 подать сразу на оба входа SR и SL, по спаду импульса отрицательной полярности на входе С произойдет параллельная запись в регистр информации со входов D1 - D8.

Подача лог. 0 на оба входа SR и SL блокирует тактовые импульсы, подаваемые на вход С, и по ним информация в регистре уже не будет меняться. Однако, если при лог. 0 на входе С вначале хотя бы на одном из входов SR или SL имелась лог. 1, затем на обоих входах - лог. 0, это изменение будет воспринято микросхемой как спад тактового импульса, по которому произойдет сдвиг или параллельная запись, в зависимости от состояния входов SR и SL перед появлением лог. 0 на обоих входах. Указанное свойство микросхемы позволяет, подав постоянно лог. 0 на вход С, использовать вход SR для подачи импульсов сдвига вправо, вход SL - для подачи импульсов сдвига влево. Сдвиг будет происходить по спадам импульсов положительной полярности. Если изменение сигнала с лог. 1 на лог. 0 произойдет одновременно на обоих входах SR и SL, осуществится параллельная запись информации со входов D1 - D8.

Соединение микросхем К155ИР13 для увеличения разрядности проиллюстрировано на рис. 56.

МикросхемаИР15 (рис. 57) - четырехразрядный регистр хранения информации с возможностью перевода выходов в высокоимпедансное состояние. Запись информации со входов D1 - D4 в триггеры микросхемы происходит по спаду импульса отрицательной полярности на входе С, обнуление триггеров - по импульсу положительной полярности на входе R. Особенность регистра - два равноправных инверсных входа разрешения записи EL, собранных по И. Наличие лог. 1 на любом из этих входов запрещает запись в триггеры, причем изменение сигналов на входах D1 - D4 может происходить как при лог. 0, так и при лог. 1 на входе С, важно лишь состояние этих входов непосредственно перед переходом сигнала на входе С из лог. 0 в лог. 1.

Микросхема имеет два равноправных инверсных входа ЕО, собранных по И. Наличие лог. 1 на любом из этих входов переводит

выходы в высокоимпедансное состояние. Состояние входов ЕО никак не влияет на работу микросхемы по другим входам - запись, обнуление могут происходить при любых сочетаниях сигналов на входах ЕО.

Основное назначение микросхемы -прием, хранение и мультиплексирование информации, поступающей от различных источников. В качестве простейшего примера на рис. 58 приведена схема для обеспечения одновременного приема четырехразрядной информации от двух различных источников Данные 1 и Данные 2 по фронту импульса на входе Запись и поочередной передачи принятой информации на выход по сигналам Чтение 1 и Чтение 2.

Наличие двух входов разрешения записи и двух входов перевода в высокоимпедансное состояние позволяет легко организовать матричное управление большим числом микросхем. Например, два описываемых далее дешифратора ИД4 могут управлять по входам ЕО матрицей из 64 микросхем ИР15, в результате можно получить одновременный прием и запоминание 256 бит информации и последовательную передачу информации по 4 бита в необходимом порядке.

Управляя матрицей по входам EL, можно организовать последовательный прием информации

от различных источников и параллельную выдачу, если выходы микросхем не объединять.

Микросхема К555ИР16 (рис. 59) - четырехразрядный сдвигающий регистр с возможностью перевода выходов в высокоимпедансное состояние, имеет входы: D0 - для подачи последовательной информации при сдвиге; D1 - D4 - для подачи информации при параллельной записи;

С - для тактовых импульсов; EL - для выбора режима параллельной записи и ЕО - для перевода выходов в высокоимпедансное состояние.

При лог. 1 на входе EL спад импульса положительной полярности на входе С приводит к параллельной записи информации со входов

D1 - D4 в триггеры регистра. Если на входе EL лог. 0, по спадам на входе С происходит прием информации со входа D0 и сдвиг ее в сторону возрастания номеров выходов.

Подача лог. 0 на вход ЕО приводит к переводу выходов регистра в высокоимпедансное состояние, при котором сдвиг информации невозможен. Параллельная запись возможна как при лог. 0, так и при лог. 1 на входе ЕО.

Микросхема К555ИР16 по логике своей работы близка к микросхеме К155ИР1 и в ряде случаев может заменить ее без существенной переработки печатных плат, так как назначение выводов микросхем К555ИР16 и К155ИР1 совпадает, за исключением вывода 8.

МикросхемаК155ИР17 (рис. 60) - специальный регистр, предназначенный для построения аналого-цифровых преобразователей, работающих по принципу последовательного приближения с числом разрядов до 12. Имеет четыре входа:

С - для подачи тактовых импульсов (срабатывание триггеров регистра происходит по спаду тактовых импульсов отрицательной полярности), D - для подачи запоминаемой регистром информации, Е - разрешения преобразования и ER - сброса.

Работа микросхемы проиллюстрирована на диаграммах C-DO рис. 61. При подаче на вход ER лог. 0 по спаду очередного импульса отрицательной полярности (импульс 0) происходит начальная установка

триггеров регистра - на выходе 12 устанавливается лог. 0, на выходах 1-11 и 12 - лог. 1. На выходе окончания преобразования Р появляется лог. 1. Такое состояние регистра будет сохраняться до тех пор, пока на входе ER будет лог. 0.

После установления на входе ER лог. 1 первый спад импульса отрицательной полярности произведет запись в триггер регистра с выходами 12 и 12 информации со входа D и установит выход 11 в состояние 0, на выходах 10-1 и Р будет лог. 1. Спад очередного импульса отрицательной полярности произведет запись информации со входа D в очередной триггер регистра и установит следующий за ним выход в состояние 0. Таким образом, на выходах регистра поочередно появляется лог. 0, вслед за ним - информация со входа D.

После записи информации со входа D в последний триггер регистра (с выходом 1) на выходе Р появляется лог. 0 и это состояние регистра фиксируется до появления лог. 0 на входе ER. Если вход ER соединить с выходом Р, появление лог. 0 на выходе Р по спаду очередного

тактового импульса (импульс 13 на рис. 61) приведет к установлению исходного состояния регистра аналогично импульсу 0. В результате микросхема будет повторять описанный выше цикл работы с периодом 13 тактов.

Так микросхема работает при лог. 0 на входе Е. Если на вход Е подать лог. 1, выходы 12-1 и Р переходят в состояние 1 и на сигналы на других входах не реагируют. Наличие входа Е позволяет соединять между собой микросхемы для получения регистров последовательного приближения на 24,36 и т. д. разрядов (рис. 62). Работа таких регистров аналогична работе одной микросхемы, а период при соединении выхода Р последней микросхемы с объединенными входами ER всех

микросхем составит 25,37 и т. д. тактов.

Микросхема позволяет использовать ее в качестве регистра последовательного приближения и с меньшим, чем на 12, числом разрядов, для чего для подачи сигнала на вход ER можно использовать его соединение с любым из выходов 1-11.

Если вход D подключить постоянно к источнику лог. 1, микросхему можно использовать как счетчик с дешифратором, на выходах которого поочередно на период тактовых импульсов появляется лог. 0. Коэффициент пересчета счетчика составит 13, он может быть и меньше при соединении входа ER с любым из выходов 11-1.

Если на вход D постоянно подавать лог. 0, микросхема будет работать так, что по каждому тактовому импульсу на очередном из выходов 11-1 регистра лог. 1 будет изменяться на лог. 0, который будет держаться на выходе до конца цикла. На выходе 12 при этом будет постоянно лог. 0. Длительность цикла также может быть переменной - от 2 до 13 периодов тактовых импульсов.

Основное же назначение микросхемы К155ИР17 - построение аналого-цифровых преобразователей (АЦП). Одна из возможных схем АЦП приведена на рис. 63. К выходам 12-1 микросхемы подключен цифро-аналоговый преобразователь (ЦАП) DA1, старший разряд - 12, младший - 1. Компаратор DA2 сравнивает выходное напряжение ЦАП и преобразуемое в код входное напряжение.

Работает АЦП следующим образом. Тактовый импульс 0 устанавливает, как уже указывалось, выход 12 микросхемы DD1 в 0, остальные

выходы - в 1. В результате на вход ЦАП подается код 0111...1, на его выходе формируется напряжение, равное половине преобразуемого диапазона входных напряжений. Компаратор DA2 сравнивает его с входным, и если входное напряжение превышает напряжение с выхода ЦАП, как это показано на нижней диаграмме рис. 61, на его выходе появляется лог. 1. Тактовым импульсом 1 лог. 1 записывается в триггер микросхемы с выходом 12, это состояние триггера сохраняется до конца преобразования (диаграмма 12 рис. 61). Если входное напряжение меньше половины диапазона преобразователя, в триггер с выходом 12 запишется лог. 0.

По окончании тактового импульса 1 на выходе 11 микросхемы DD1 появится лог. 0 и на ЦАП будет подан код 10111...1 (для примера, показанного на рис. 61). В результате входное напряжение будет сравниваться с 3/4 преобразуемого диапазона входных напряжений. Если, как показано на рис. 61, входное напряжение больше, чем 3/4 диапазона, в триггер с выходом 11 будет записана 1, в противном случае - 0. Для описываемого примера в триггер регистра с выходом 11 импульс 2 запишет 1, и на ЦАП будет подан код 11011...1. В результате входное напряжение будет сравниваться с 1/2 + 1/4 + 1/8 =7/8 полного диапазона, если оно меньше, в триггер с выходом 10 запишется 0. По окончании такта 12 на выходах 12-1 микросхемы образуется двоичный двенадцатиразрядный код преобразованного напряжения, для данного случая 110101...1. Лог. 0 на выходе Р сигнализирует об окончании преобразования и может быть использован для переписи сформированного кода в регистр хранения. Если, как указывалось выше, выход Р

соединить с выходом ER, преобразование будет производиться циклически с периодом 13 тактов входных импульсов.

В процессе преобразования на выход D0 микросхемы выдается сдвинутая на один период входных импульсов информация со входа D, являющаяся последовательным кодом преобразованного входного напряжения.

Разрядность АЦП может быть уменьшена, если использовать вместо выхода Р любой из выходов 11-1, и увеличена, если микросхемы К155ИР17 соединить в соответствии с рис. 62 и использовать ПАП соответствующей разрядности.

Микросхему К155ИР17 можно использовать также и для других операций, производимых методом последовательных приближений. Например, при наличии цифрового умножителя кодов можно построить устройство, извлекающее квадратные корни или производящее деление одного цифрового кода на другой. Для извлечения квадратного корня микросхема выдает «пробное» значение корня 011...1, которое с помощью цифрового умножителя кодов возводится в квадрат и цифровым компаратором сравнивается с кодом числа, из которого надо извлечь корень. Далее работа происходит аналогично работе АЦП, в результате чего на выходе можно получить код квадратного корня. Аналогично можно производить деление или определение кода обратного числа.

МикросхемаКР531ИР18 - шестиразрядный регистр хранения информации (рис. 64). Запись информации в регистр производится по спаду импульса отрицательной полярности на входе С, при этом на входе разрешения записи EL должен быть лог. 0. Если на входе EL лог. 1, запись в регистр запрещена.

МикросхемаКР531ИР19 (рис. 64) - четырехразрядный регистр хранения информации с прямыми и инверсными выходами, функционирует аналогично микросхеме КР531ИР18.

Микросхема КР531ИР20 (рис. 65) -четыре двухвходовых мультиплексора с регистром хранения на выходе. На входы регистра поступают сигналы со входов D0 микросхемы, если на адресном входе А лог. 0, и со входов D1, если на входе А лог. 1. Запись в регистр производится по спаду импульса отрицательной полярности на входе С. По функционированию эта микросхема близка

описываемой далее микросхеме КП13 (для КП13 запись происходит по спаду импульса положительной полярности), разводка выводов уних разная.

МикросхемаКР531ИР21 (рис. 66) не является регистром. Это комбинационная микросхема статического сдвигателя четырехразрядного кода, по логике функционирования она ближе всего к мультиплексорам. Микросхема имеет семь информационных входов D1-D7, два адресных 1 и 2 и вход разрешения Е. Выходы 1-4 выполнены с возможностью их перевода в высокоимпедансное состояние при подаче на вход Е лог. 1, выходы активны при лог. 0 на входе Е.

На выходы 1-4 проходят сигналы с соответствующего входа, номер которого увеличен на десятичный эквивалент двоичного кода, поданного на входы 1 и 2. Если, например, на входах 1 и 2 лог. 0, на выходы проходят сигналы со входов D1 - D4, если на входе 1 - лог. 1, на входе 2 - лог. 0 - со входов D2 - D5, если и на входе 1, и на входе 2 -лог. 1 - со входов D4 - D7.

Если необходимо сдвигать восьмиразрядный код, микросхемы КР531ИР21 следует соединять в соответствии с рис. 67. Если же необходим сдвиг более чем на три разряда, микросхемы можно объединить согласно рис. 68. Дешифратор DD1 в зависимости от старших разрядов сдвига 4 и 8 выбирает одну из микросхем DD2 -DD5, выбор входных сигналов внутри микросхемы осуществляют младшие разряды сдвига 1 и 2.

Микросхемы КР531ИР21 находят применение в комбинационных умножителях и других случаях. Допустимое значение выходного тока микросхем в состоянии лог. 0 стандартное - 20 мА, в состоянии лог. 1 -6,5 мА при выходном напряжении 2,4 В. Входные токи в состоянии лог. 0 по входам D2 и D6 - 4 мА, D3 и D5 - 6 мА, D4 - 8 мА.

МикросхемаИР22 (рис. 69) - восьмиразрядный регистр хранения информации, тактируемый импульсом, с возможностью перевода выходов в высокоимпедансное состояние. Запись информации в триггеры регистра происходит при подаче лог. 1 на вход С, в этом случае сигналы на выходах регистра повторяют входные, регистр <<прозрачен» для сигналов на входах D1 - D8. При подаче лог. 0 на вход С регистр переходит в режим хранения информации.

Выходы микросхемы находятся в активном состоянии, если на вход ЕО подан лог. 0. Если же на вход ЕО подать лог. 1,выходы регистра переходят в высокоимпедансное состояние. Сигнал на входе ЕО не влияет на запись в триггеры, запись может производиться как при лог. 0, так и при лог. 1 на этом входе.

МикросхемаИР23 (рис. 69) - синхронный регистр хранения информации - отличается от ИР22 тем, что

запись информации производится по спаду импульса отрицательной полярности на входе С. Информация на входах D1-D8 может меняться как при лог. 0, так и при лог. 1 на входе С, важна она лишь непосредственно перед переходом сигнала на входе С с лог. 0 в лог. 1.

Нагрузочная способность микросхем К555ИР22 и К555ИР23 в три раза превышает стандартную для микросхем серии К555, для микросхем

КР1533ИР22 и КР1533ИР23 максимальный уровень лог. 0 0,4 В при втекающем токе 12 мА и 0,5 В при 24 мА, уровень лог. 1 2,4 В - при вытекающем токе 2,6 мА и 2,5 В при 0,4 мА. Для микросхем КР531ИР22 и КР1531ИР23 значение выходного тока в состоянии лог. 0 стандартное - 20 мА, в состоянии лог. 1 - 6,5 мА при выходном напряжении 2,4 В. Входные токи в состоянии лог. 0 составляют 0,25 мА.

МикросхемаИР24 - восьмиразрядный реверсивный сдвигающий регистр со входами параллельной записи, совмещенными с выходами (рис. 70). Микросхема имеет восемь триггеров с выходными ключами, которые могут переводиться в высокоимпедансное состояние (выходы ключей на рис.70 обозначены 1-8), от первого и последнего триггеров сделаны также выходы переноса PL и PR. Управляются выходные ключи по двум равноправным входам Е, сбрасываются триггеры по асинхронному входу сброса R. Все другие изменения состояния триггеров производятся по спадам им-

пульсов отрицательной полярности, подаваемых на вход С.

Преобладающие над другими - входы R, Е. Подача лог. 0 на вход R устанавливает все триггеры регистра в 0 независимо от состояния других входов. Подача хотя бы одной лог. 1 на входы Е переводит основные выходы 1-8 в высокоимпедансное состояние независимо от сигналов на других входах. Выходы PL и PR - стандартные, они всегда находятся в активном состоянии.

Режим работы регистра при лог. 1 на входе R и подаче импульсов на вход С выбирают по входам SR и SL. При подаче лог. 1 на вход SR и лог. 0 на вход SL по спадам импульсов отрицательной полярности происходит сдвиг информации вправо (вниз по рис. 70), запись в разряд 1 происходит со входа DR, при лог. 0 на входе SR и лог. 1 на входе SL - влево, запись в разряд 8 - со входа DL. При подаче лог. 0 на оба входа SR и SL по импульсам на входе С изменение состояния триггеров не происходит. Во всех этих случаях состояние (активное или высокоимпедансное) выходов 1-8 определяется сигналами на входах Е. Если же на входы SR и SL подана лог. 1, выходы 1-8 переходят в высокоимпедансное состояние независимо от сигналов на входах Е и по спадам импульсов отрицательной полярности на входе С происходит параллельная запись в регистр информации, поступающей на его выходы 1-8 (теперь они стали входами).

Микросхему ИР24 удобно использовать для преобразования последовательного кода в параллельный и наоборот, для параллельного

приема многоразрядного двоичного числа, его сдвига в любую сторону на необходимое число разрядов и выдачи на ту же шину и во многих других случаях.

На рис. 71 приведена схема соединения микросхем между собой для увеличения числа разрядов.

Нагрузочная способность микросхем КР1533ИР24 по выходам 1-8 такая же, как и у КР1533ИР22, по выходам PR и PL - стандартная. Для микросхемы КР531ИР24 максимально допустимый выходной ток по выходам 1-8 в состоянии лог. 0-20 мА, в состоянии лог. 1 -6,5 мА при 2,4 В и 0,5 мА - при 2,7 В. По выходам PL и PR максимальный ток в состоянии лог. 0 составляет 6 мА. Входные токи в состоянии лог. 0 по выводам 1-7,11-16, 18, 19 составляют 0,25 мА.

МикросхемаК555ИР27 (рис. 72)-восьмиразрядный регистр хранения информации. Запись информации в регистр производится, как и для микросхемы

ИР23, по спаду импульса отрицательной полярности на входе С. Регистр имеет инверсный вход разрешения записи EL, при лог. 1 на этом входе запись в регистр запрещена. Информация на входах D1 - D8 может меняться как при лог. 0, так и при лог. 1 на входе С.

Регистры ТМ8, ТМ9, ИР15, ИР22, ИР23, К555ИР27 могут использоваться для кратковременного запоминания небольшого объема информации, поступающей в параллельном коде.

Выходы микросхем ИР22 и ИР23 можно объединять, что позволяет организовать не только запоми

нание информации, но и ее мультиплексирование. Для примера на рис. 73 приведена схема приема восьмибитовой информации одновременно от двух различных источников Данные 1 и Данные 2, подобная рис. 58. Поочередная выдача информации на выходы может осуществляться при подаче на входы Чтение 1 и Чтение 2 лог. 0.

При необходимости из микросхем ТМ8, ТМ9, ИР23, К555ИР27 можно построить сдвигающий регистр, соединив входы D2 - D8

соответственно с выходами 1-7, в такой сдвигающий регистр параллельная запись информации невозможна.

МикросхемаКР1533ИР29 - восьмиразрядный реверсивный сдвигающий регистр (рис. 74), работает аналогично микросхеме КР1533ИР24. Однако в нем обеспечивается еще и синхронный сброс. Для установки триггера регистра в нулевое состояние на вход разрешения установки ER нужно подать лог. 0, а на вход С - импульс отрицательной полярности. Сброс триггеров произойдет по спаду импульса.

МикросхемаКР1533ИР31 - 24-разрядный сдвигающий регистр (рис. 75) Она имеет два входа (D - информационный и С - тактовый) и 24 выхода. Последовательная запись информации со входа и ее сдвиг происходят по спадам импульсов отрицательной полярности, поступающих на вход С Отличие подачи питания от стандартного варианта специально отмечено на графическом обозначении микросхемы Микросхема удобна для преобразования длинного последовательного кода в параллельный.

МикросхемаКР1533ИРЗЗ (рис 76) по функционированию и нагрузочной способности соответствует КР1533ИР22, отличается от нее разводкой выводов, мощностью и быстродействием

МикросхемаКР1533ИР34 - два

четырехразрядных регистра хранения (рис. 77). Каждый из регистров, кроме четырех входов для подачи информации D1 - D4 (D5 - D8), имеет входы С, R, ЕО. При подаче на вход R лог. 0 происходит установка триггеров регистра в состояние 0 независимо от сигналов на других входах Запись информации происходит при подаче лог. 1 на вход С. Если при этом на вход ЕО подан лог. 0, триггеры регистра «прозрачны» и выходные сигналы повторяют входной сигнал, запоминание сигналов происходит в момент подачи лог. 0 на вход С. Подача лог. 1 на вход ЕО приводит к переводу выходов в высокоимпедансное состояние, но не мешает записи информации в триггеры регистра. Нагрузочная способность микросхемы КР1533ИР34 такая же, как у КР1533ИР22.

МикросхемаК555ИР35 - восьмиразрядный регистр хранения информации (рис. 78) Логика работы триг-

геров регистра такая же, как и у микросхем ТМ2, ТМ8, ТМ9. Установка триггеров в нулевое состояние происходит при подаче лог 0 на вход R, параллельная запись информации осуществляется по

спаду импульсов отрицательной полярности, подаваемых на вход С Нагрузочная способность микросхемы стандартная.

МикросхемаКР1533ИР37 (рис. 76) аналогична по функционированию и нагрузочной способности КР1533ИР22, отличается разводкой выводов, мощностью и быстродействием

МикросхемаКР1533ИР38 (рис 77) отличается от КР1533ИР34 тем, что триггеры ее регистров синхронны - запись в них происходит по спаду импульсов отрицательной полярности на входе С.